M E N U

Previous Doc Next Doc Go to Doc#

First Hit

Generate Collection

L1: Entry 1 of 1

File: JPAB

Mar 16, 1999

PUB-NO: JP411073799A

DOCUMENT-IDENTIFIER: JP 11073799 A TITLE: SEMICONDUCTOR MEMORY DEVICE

PUBN-DATE: March 16, 1999

INVENTOR-INFORMATION:

NAME

COUNTRY

NAGATOMO, MASAHIKO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

KK OKI MICRO DESIGN MIYAZAKI OKI ELECTRIC IND CO LTD

APPL-NO: JP10172853

APPL-DATE: June 19, 1998

INT-CL (IPC): G11 C 29/00; G11 C 16/06

ABSTRACT:

PROBLEM TO BE SOLVED: To detect the short conditions between neighboring word lines or bit lines by providing testing memory cell arrays composed of plural testing memory cells installed for each main bit line and testing word lines that simultaneously select this memory cell.

SOLUTION: The bit line testing memory cell array 120 is provided with bit line testing memory cells BM(0)-BM(n) composed from n+1 MOS transistors and the gate of each transistor is connected to respective bit line testing word lines WLET. The drains corresponding to odd number memory cells are connected to the main bit lines and the drains for even number memory cells are floating. By the input of a testing signal WSBT, the odd number bit lines become conducting to be brought to a low level and even number bit lines reach a high level. When short exists between neighboring bit lines, these bit lines are brought to a low level.

COPYRIGHT: (C) 1999, JPO

Previous Doc Next Doc Go to Doc#

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-73799

(43)公開日 平成11年(1999)3月16日

(51) Int.CL⁶

G11C 29/00

16/06

識別記号 673

FΙ

G11C 29/00

673W

17/00

631

審査請求 未請求 請求項の数14 OL (全 8 頁)

(21)出職番号

特額平10-172853

(22)出顧日

平成10年(1998) 6月19日

(31)優先権主張番号 特額平9-164440

(32) 任先日

平 9 (1997) 6 月20日

(33) 優先権主張国

日本 (JP)

(71)出票人 591049893

株式会社沖マイクロデザイン宮崎

宫崎県宮崎市大和町9番2号

(71)出版人 000000295

沙雷复工杂株式会社

東京都港区成ノ門1丁目7番12号

(72)発明者 長友 雅彦

宫崎県宮崎市大和町9番2号 株式会社神

マイクロデザイン宮崎内


(74)代理人 弁理士 大西 健治

(54) 【発明の名称】 半導体配憶装置

(57)【要約】

【課題】 メモリセルにデータを書き込むことなく、ビ ット線間やワード線間のショートの有無を検出すること ができる半導体装置を提供する。

【解決手段】 マトリクス状に配列された複数個の本メ モリセルDM(00)~DM(nn)を有する本メモリセルアレイ1 10と、この本メモリセルアレイ110の行選択を行う 本ワード線MO~WLnと、本メモリセルアレイの列選択を 行う本ビット線BLO~BLnとを備えた半導体記憶装置にお いて、本ビット線ごとに設けられたテスト用メモリセル BM(0)~BM(n)からなるテスト用メモリセルアレイ120 と、このテスト用メモリセルアレイ120を構成するテ スト用メモリセルBM(0)~BM(n)を同時に選択するテスト 用ワード線WTBTとを設けた。



190: 本マルテプレクマ 140: アファ 190: ピット泉テスト用 ドライバ回路 100: 行路収用 ドライバ回路 170: 州諸択用 ドライバ回路

第1の実施の感望の構成図

【特許請求の範囲】

【請求項1】 マトリクス状に配列された複数個の本メモリセルを有する本メモリセルアレイと、この本メモリセルアレイの行選択を行う複数本の本ワード線と、前記本メモリセルアレイの列選択を行う複数本の本ビット線とを備えた半導体記憶装置において、

前記複数本の本ピット線ごとに設けられた複数個のテスト用メモリセルからなるテスト用メモリセルアレイと、このテスト用メモリセルアレイを構成する前記テスト用メモリセルを同時に選択するテスト用ワード線と、を備えたことを特徴とする半導体記憶装置。

【請求項2】 前記テスト用メモリセルは、所定のデータを記憶するテスト用メモリセルと前記本ビット線に接続されないテスト用メモリセルとが交互に設けられたことを特徴とする請求項1に記載の半導体記憶装置。

【請求項3】 前記テスト用メモリセルとして、データ「1」を記憶する前記テスト用メモリセルとデータ

「O」を記憶する前記テスト用メモリセルとが交互に設けられたことを特徴とする請求項1に記載の半導体記憶装置。

【請求項4】 前記テスト用ワード線が選択されているときに前記本ワード線が選択されることを禁止する行選 択禁止回路を備えたことを特徴とする請求項1~3のいずれかに記載の半導体記憶装置。

【請求項5】 前記本メモリセルは、フローティングゲートトランジスタで構成されることを特徴とする請求項1~4のいずれかに記載の半導体記憶装置。

【請求項6】 前記テスト用メモリセルがフローティン グゲートトランジスタで構成されることを特徴とする請 求項1~5のいずれかに記載の半導体記憶装置。

【請求項7】 前記本ビット線に電位を検知するアンプと、前記アンプと前記ビット線との間に接続され、所定のビット線のみを選択するビット線選択回路とを更に有する請求項1~6いずれかに記載の半導体記憶装置。

【請求項8】 マトリクス状に配列された複数個の本メモリセルを有する本メモリセルアレイと、この本メモリセルアレイの行選択を行う複数本の本ワード線と、前記本メモリセルアレイの列選択を行う複数本の本ビット線とを備えた半導体記憶装置において、

前記本ワード線にそれぞれ接続された複数のテスト用メ モリセルからなるテスト用メモリセルアレイと、

このテスト用メモリセルアレイを構成する前記テスト用メモリセルから記憶データを読み出すテスト用ビット線と、

を備えたことを特徴とする半導体記憶装置。

【請求項9】 前記テスト用メモリセルは、所定のデータが記憶されたテスト用メモリセルと前記テスト用ビット線に接続されないテスト用メモリセルとが交互に設けられたことを特徴とする請求項8に記載の半導体記憶装置。

【請求項10】 前記テスト用メモリセルとして、データ「1」を記憶する前記テスト用メモリセルとデータ「0」を記憶する前記テスト用メモリセルとが交互に設けられたことを特徴とする請求項8に記載の半導体記憶装置。

【請求項11】 前記テスト用ビット線が選択されているときに前記本ビット線が選択されることを禁止する列 選択禁止回路を備えたことを特徴とする請求項8~10 のいずれかに記載の半導体記憶装置。

10 【請求項12】 前記本メモリセルがフローティングゲートトランジスタで構成されることを特徴とする請求項8~11のいずれかに記載の半導体記憶装置。

【請求項13】 前記テスト用メモリセルがマスクRO Mセルであることを特徴とする請求項8~12のいずれかに記載の半導体記憶装置。

【請求項14】 前記テスト用メモリセルががフローティングゲートトランジスタで構成されることを特徴とする請求項8~13のいずれかに記載の半導体記憶装置。 【発明の詳細な説明】

20 [0001]

【発明の属する技術分野】この発明は、例えばOTP(O ne Time Programmable read only memory)等の半導体記憶装置に関するものである。

[0002]

【従来の技術】従来の半導体記憶装置について、OTPを例に採って説明する。OTPは、EP-ROM(Erasable Programmable Read Only Memory)と同じ構造のメモリセル、すなわちFAMOS(Floating gate Avalanche injection MDS)トランジスタを用いて構成したメモリセルを備えたP-ROM(ProgrammableRead Only Memory)であり、データ消去用の紫外線照射窓を備えていない点のみがEP-ROMと異なる。従って、このOTPは、ユーザレベルでのデータ書き込みが可能であるものの、一度書き込んだデータを消去することができないという特徴を有している。

[0003]

【発明が解決しようとする課題】しかしながら、従来のOTPでは、上述したように一度書き込んだ情報を消去することができないために、パッケージング後の評価試 り 酸において精度の高い試験結果を得ることができないという課題があった。以下、この課題について説明する。【OOO4】一般に、OTPメモリチップのパッケージング前に行う評価試験では、メモリセルに紫外線を照射することが可能である。このため、かかる評価試験では、各メモリセルにデータを書き込んだ後にこのデータを読み出して、書き込みデータと読み出しデータとの比較を行う。そして、書き込みデータと読み出しデータとがすべて一致する場合は、ワード線およびビット線のいずれにも製造不良が無いと判断する。これに対して、メモリチップのパッケージング後においては、上述のよう

に一度書き込んだ情報を消去することができないので、 評価試験でデータの書き込みを行うことができない。こ のため、従来は、このOTPに何も書き込まれていない 状態 (このとき記憶データはすべて「1」となる) から データの読み出しを行い、この読み出しデータがすべて 「1」の場合は製造不良がないものとして扱っていた。 【0005】しかし、このような方法には、例えば隣接 するワード線どうし或いはビット線どうしがショートし ているような場合でも、この製造不良を検出することが できないという欠点がある。これは、ワード線やビット 10 線のショートの有無に拘わらず、読み出しデータはすべ て「1」となるからである。このため、従来は、パッケ ージング後の評価試験においては精度の高い試験結果を 得ることができず、従って、例えばパッケージング工程 における熱ストレス等でワード線どうし或いはビット線 どうしのショートが発生することがあっても検出するこ とができなかった。そして、このことが、OTPの不良 チップの出荷を低減させる上での障害の一つになってい た。

【0006】また、パッケージング後の評価試験で読み 20 出しデータが「0」となった場合、OTPに不良があることは検出できるものの、その原因(ワード線やビット線のショートによるものなのか、他の原因によるものなのか等)を知ることができないので、不良品の発生を低減させるための検討を行うことが困難であった。このような理由により、メモリセルに対してデータの書き込みを行うことなくワード線やビット線のショートの有無を検出することができる評価試験技術の登場が嘱望されていた。

[0007]

【課題を解決するための手段】この発明では、マトリク ス状に配列された複数個の本メモリセルを有する本メモ リセルアレイと、この本メモリセルアレイの行選択を行 う複数本の本ワード線と、本メモリセルアレイの列選択 を行う複数本の本ビット線とを備えた半導体記憶装置に おいて、本ビット線ごとに設けられた複数個のテスト用 メモリセルからなるテスト用メモリセルアレイと、この テスト用メモリセルアレイを構成するテスト用メモリセ ルを同時に選択するテスト用ワード線とを備えている。 このような構成によれば、テスト用ワード線を選択した 40 状態で本ビット線を順次選択することによって、テスト 用メモリセルアレイの各テスト用メモリセルに記憶され たデータを本ビット線から順次読み出すことができる。 そして、これにより、本メモリセルに対するデータの書 き込みを行うことなく、本ビット線のショートの有無を 検出することができる。

【0008】また、他の発明では、マトリクス状に配列 されており、偶数番目のメモリセルBM(1), BM(3), された複数個の本メモリセルを有する本メモリセルアレイルでも構成するものはドレインが浮遊状態になっている。この本メモリセルアレイの行選択を行う複数本の 本ワード線と、本メモリセルアレイの列選択を行う複数 50 れ接地されている。このように、このメモリセルアレイ

本の本ビット線とを備えた半導体記憶装置において、本ワード線ごとに設けられた複数個のテスト用メモリセルからなるテスト用メモリセルアレイと、このテスト用メモリセルアレイを構成するテスト用メモリセルのデータを読み出すテスト用ビット線とを備えている。このような構成によれば、テスト用ビット線を選択した状態で本ワード線を順次選択することによって、テスト用メモリセルアレイの各テスト用メモリセルに記憶されたデータをテスト用ビット線から順次読み出すことができる。そして、これにより、本メモリセルに対するデータの書き込みを行うことなく、本ワード線のショートの有無を検出することができる。

4

[0009]

【発明の実施の形態】以下、この発明の実施の形態について、図面を用いて説明する。なお、図中、各構成成分の大きさ、形状および配置関係は、この発明が理解できる程度に概略的に示してあるにすぎない。また、以下に説明する数値的条件は単なる例示にすぎないことを理解されたい。

【0010】以下、この発明の第1の実施の形態とし て、この発明をOTPのビット線の評価試験に適用した 場合を例に採り、図1を用いて説明する。図1は、この 実施の形態に係るOTPの要部構成を概略的に示す回路 図である。同図に示したように、本メモリセルアレイ1 10は、マトリクス状に配置された(n+1)×(n+ 1)個の本メモリセルDM(00)~DM(nn)を備えてい る。そして、各メモリセルDM(00)~DM(m)は、それ ぞれ、FAMOSトランジスタによって構成されてい る。ここで、各メモリセルDM(00)~DM(nn)を構成す 30 る各FAMOSトランジスタのコントロールゲートは、 それぞれ、同一行ごとに設けられた本ワード線WLO~ WLnに接続されている。また、これらのFAMOSト ランジスタのドレインは、それぞれ、同一列ごとに設け られた本ビット線BLO~BLnに接続されている。さ らに、各FAMOSトランジスタのソースは、それぞれ 接地されている。

【0011】ビット線テスト用メモリセルアレイ120は、n+1個のビット線テスト用メモリセルBM(0)~BM(n)を備えている。そして、各メモリセルBM(0)~BM(n)は、それぞれMOSトランジスタによって構成されている。ここで、各メモリセルBM(0)~BM(n)を構成する各MOSトランジスタのゲートは、それぞれビット線テスト用ワード線WBTに接続されている。また、これらのMOSトランジスタのうち、奇数番目のメモリセルBM(0)、BM(2)、・・・を構成するものはドレインがそれぞれ本ビット線BLO、BL2、・・・に接続されており、偶数番目のメモリセルBM(1)、BM(3)、・・・を構成するものはドレインが浮遊状態になっている。さらに、各MOSトランジスタのソースは、それぞれ接地されている。このように、このメモリセルアレイ

120は、マスクROMを構成している。 【0012】本マルチプレクサ130は、n+1個のM OSトランジスタTrO~Trnを備えている。そし て、各MOSトランジスタTr0~Trnのゲートは、 それぞれセレクト信号線SO~Snに接続されている。 また、これらのMOSトランジスタTr0~Trnのソ ースは、それぞれ、本ビット線BLO~BLnに接続さ れている。さらに、各MOSトランジスタTr0~Tr nのドレインは、アンプ140の信号入力端子DIに接続 されている。アンプ140は、信号入力端子DIから電 流を出力する。この電流は、MOSトランジスタTrO ~Trnを介して各ビット線BLO~BLnに供給され る。 そして、 アンプ 140は、 このときの電圧レベルを 検知し、読み出しデータとして外部に出力する。ビット 線テスト用ドライバ回路150は、直列に接続された2 段の反転ゲート151, 152を備えている。そして、 1段目の反転ゲート151の入力端からビット線テスト 信号WSBTを入力する。一方、2段目の反転ゲート152 の出力端は、ビット線テスト用ワード線MLSTに接続され ている。行選択用ドライバ回路160は、直列に接続さ 20 れたNANDゲート161-0~161-nおよび反転 ゲート162-0~162-nを備えている。そして、 NANDゲート161-0~161-nの一方の入力端 には、それぞれ、外部からの行選択信号WSO~WSn が入力される。また、NANDゲート161-0~16 1-nの他方の入力端には、テスト用ドライバ回路15 0に設けられた反転ゲート151の出力信号が入力され る。一方、反転ゲート162-0~162-nの出力端 は、本ワード線WLO~WLnに接続されている。列選 択用ドライバ回路170は、直列に接続された2段の 反転ゲート171-0~171-n, 172-0~17 2-nを備えている。そして、1段目の反転ゲート17 1-0~171-nの入力端から列選択信号YS0~Y Snが入力される。一方、2段目の反転ゲート172-0~172-nの出力端からは、セレクト信号S0~S nが出力される.

【0013】次に、この実施の形態に係るOTPの評価 試験を行う際の動作について、説明する。まず、アンプ 140の信号入力端子DI からの電流の出力を開始させ るとともに、列選択信号YSO~YSn をローレベルに 40 設定する。続いて、ビット線テスト信号WSBTをハイレベ ルにすると、 反転ゲート 151の出力信号はローレベル になる。したがって、反転ゲート152の出力信号はハ イレベルになる。ビット線テスト用メモリセルアレイ1 20に設けられた各メモリセルBM(0)~BM(n)のMO Sトランジスタのゲート電位はハイレベルになるので、 これらのMOSトランジスタがオンする。また、反転ゲ ート151の出力信号がローレベルになることにより、 行選択用ドライバ回路160内のNANDゲート161 $-0\sim161-n$ の出力はハイレベルに固定される。従 50 明をOTPのワード線の評価試験に適用した点が、上述

って反転ゲート162-0~162-nの出力(すなわ ちワード線WLO~WLn の電位)はローレベルに固定 されるので、本メモリセルDM(00)~DM(nn)は動作し ない。次に、列選択信号YSOをローレベルからハイレ ベルに変化させて、本マルチプレクサ130内のMOS トランジスタTr0をオンさせる。これにより、最初の ビット線BL0の電位がアンプ140によって検知され る。その後、列選択信号YSOをローレベルに戻してM OSトランジスタTrOをオフさせる。同様に、列選択 10 信号YS1, YS2, ···によってMOSトランジス タTr1, Tr2, ···を制御することにより、ビッ ト線BL1, BL2, ・・・の信号レベルを順次読み出

【0014】上述したように、各メモリセルBM(0)~ BM(n)のMOSトランジスタのうち、奇数番目のメモ リセルBM(0), BM(2), ···を構成するものは、ド レインがそれぞれビット線BLO, BL2, ··· に接 続されている。従って、テスト信号WSBTをハイレベルに することにより、奇数番目のビット線BLO、BL2、 ・・・は、メモリセルBM(0) , BM(2) , ・・・を介 して、グランドと導通する。一方、偶数番目のメモリセ ルBM(1), BM(3), · · · を構成するMOSトランジ スタのドレインには何も接続されていないので、テスト 信号WSBTをハイレベルにしても、これらのMOSトラン ジスタに対応するビット線BL1, BL3, ・・・はグ ランドとは導通しない。従って、ビット線の製造不良 (すなわち隣接するビット線間のショート) が存在しな い場合には、奇数番目のビット線BL0,BL2,・・ ・はすべてローレベルとなり、偶数番目のビット線BL 30 1, BL3, · · · はすべてハイレベルとなる。一方、 隣接するビット線間(ここでは奇数番目のビット線BL 2mと偶数番目のビット線BL2m-1について考え る)のショートが存在する場合には、偶数番目のビット 線BL2mは奇数番目のビット線BL2m-1を介して グランドと導通するので、両ビット線BL2m-1, B

【0015】このような理由により、奇数番目のビット 線BLO、BL2、・・・の信号レベルがすべてローレ ベルであり且つ偶数番目のビット線BL1, BL3,・ ・・の信号レベルがすべてハイレベルであった場合はビ ット線の製造不良が無いと判断することができ、他の場 合はビット線の製造不良があると判断することができ る。このように、この実施の形態に係るOTPによれ ば、本メモリセルDM(00)~DM(nn)に対してデータの 書き込みを行うことなくビット線BL0~BLnのショ ートの有無を検出することができる。従って、評価試験 の精度を向上させることができる。

L2mともにローレベルとなる.

【0016】次に、この発明の第2の実施の形態につい て、図2を用いて説明する。この実施の形態は、この発 の第1の実施の形態と異なる。図2は、この実施の形態 に係るOTPの要部構成を概略的に示す回路図である。 同図において、図1と同じ符号を付した構成部は、それ ぞれ図1の場合と同じものを示しているので、説明を省 略する。 図2において、ワード線テスト用メモリセルア レイ210は、n+1個のワード線テスト用メモリセル WM(0)~WM(n)を備えている。各メモリセルWM(0) ~WM(n)は、それぞれMOSトランジスタによって構 成されている。各メモリセルWM(0)~WM(n)を構成す る各MOSトランジスタのゲートは、それぞれ本ワード 10 線WL0~WLnに接続されている。 また、これらのM OSトランジスタのうち、奇数番目のメモリセルWM (0), WM(2), ···を構成するものはドレインがテス ト用ビット線BLMTに接続されており、偶数番目のメモリ セルWM(1), WM(3), ・・・を構成するものはドレイ ンが浮遊状態になっている。さらに、各MOSトランジ スタのソースは、それぞれ接地されている。このように して、このワード線テスト用メモリセルアレイ210 は、マスクROMを構成している。

【0017】ワード線テスト用マルチプレクサ220 は、1個のMOSトランジスタTrWTを備えている。そし て、このMOSトランジスタTrWTのゲートは、ワード線 テスト用ドライバ回路230の出力端に接続されてい る。また、このMOSトランジスタTrbTのソースはテス ト用ビット線BLITに接続され、ドレインはアンプ140 の信号入力端子D1 に接続されている。ワード線テスト 用ドライバ回路230は、直列に接続された2段の反転 ゲート231,232を備えている。1段目の反転ゲー ト231の入力端にはビット線テスト信号YSWTが入力さ れる。一方、2段目の反転ゲート232の出力端は、上 30 述のように、マルチプレクサ220に設けられたMOS トランジスタTrWTのゲートに接続されている。行選択用 ドライバ回路240は、直列に接続された2段の反転ゲ $-1241-0\sim241-n$, $242-0\sim242-n$ を備えている。1段目の反転ゲート241-0~241 -nの入力端には、それぞれ、外部からの行選択信号W SO~WSnが入力される。また、2段目の反転ゲート 242-0~242-nの出力端は、本ワード線WL0 ~WLnにそれぞれ接続されている. 列選択用ドライバ 回路250は、直列に接続されたn+1個ずつのNAN Dゲート251-0~251-nおよび反転ゲート25 2-0~252-nを備えている。そして、各NAND ゲート251-0~251-nの一方の入力端には、そ れぞれ、外部からの列選択信号YS0~YSnが入力さ れる。また、NANDゲート251-0~251-nの 他方の入力端には、テスト用ドライバ回路230に設け られた反転ゲート231の出力信号が入力される。各反 転ゲート252-0~252-nの出力端は、本マルチ プレクサ130に設けられた各トランジスタTr0~T rnのゲートにそれぞれ接続されている。

R 【0018】次に、この実施の形態に係るOTPの評価 試験を行う際の動作について、説明する。まず、アンプ 140の信号入力端子DI からの電流の供給を開始する とともに、行選択信号WSO〜WSnをすべてローレベ ルにする。続いて、ワード線テスト信号YSMTをハイレベ ルにすると、反転ゲート231の出力信号はローレベル になる。したがって、反転ゲート232の出力信号はハ イレベルになる。ワード線テスト用マルチプレクサ22 Oに設けられたMOSトランジスタTrWTは、ゲート電位 がハイレベルになるのでオンする。 反転ゲート231の 出力信号がローレベルになることにより、列選択用ドラ イバ回路250内のNANDゲート251-0~251 -nの出力はハイレベルに固定される。 従って反転ゲー ト252-0~252-nの出力(すなわち本マルチプ レクサ130に設けられた各トランジスタTr0~Tr nのゲート電位) はローレベルに固定されるので、本ビ ット線BLO~BLn は選択されない。次に、行選択信 号WSOをローレベルからハイレベルに変化させて、ワ ード線テスト用メモリセルWM(0)内のMOSトランジ 20 スタをオンさせる。その後、このときのビット線BLMTの 電位をアンプ140から読み出した後、行選択信号WS Oをローレベルに戻してこのMOSトランジスタをオフ させる。同様に、行選択信号WS1,WS2,・・・に よってメモリセルWM(1)~WM(n)を順次オンさせたと きのワード線テスト用ビット線BLWTの電位をアンプ14 0から読み出す。

【0019】ここで、上述したように、これらのMOS トランジスタのうち、奇数番目のメモリセルWM(0) , WM(2),・・・を構成するものは、ドレインがそれぞ れワード線テスト用ビット線BLMTに接続されている。従 って、これらのメモリセルWM(0), WM(2), · · · 内 のMOSトランジスタをオンさせたときは、ビット線BL WTがグランドと導通する。一方、偶数番目のメモリセル WM(1), WM(3), ···を構成するMOSトランジス タのドレインには何も接続されていないので、これらの MOSトランジスタをオンさせたときにはビット線BLWT とグランドとは導通しない。このため、アンプ140の 出力電圧は、ワード線の製造不良(すなわち隣接するワ ード線間のショート) が存在しない場合には、奇数番目 のワード線៤(0), ៤(2), ・・・が選択されている場合 (即ちメモリセルWM(0), WM(2), ···内のMOS トランジスタをオンさせたとき)はワード線テスト用ビ ット線BLWTはローレベルとなり、偶数番目のワード線肌 (1), 帆(3), ・・・が選択されている場合(即ちメモリ セルWM(1), WM(3), ···内のMOSトランジスタ をオンさせたとき)はワード線テスト用ビット線BLMでは ハイレベルとなる。一方、隣接するワード線間(ここで は奇数番目のワード線WL2mと偶数番目のワード線W L2m-1について考える)のショートが存在する場合 50 には、これらのワード線WL2m, WL2m-1のいず れをハイレベルにした場合にもメモリセルWM(2n)内の MOSトランジスタがオンするので、アンプ140の出 力値は共にローレベルとなる。従って、奇数番目のワー ド線川(0)、 駅(2)、・・・を選択したときのアンプ14 0の出力電圧がすべてローレベルであり且つ偶数番目の ワード線址(1)、址(3)、・・・を選択したときの出力電 圧がすべてハイレベルであった場合はワード線の製造不 良が無いと判断することができ、他の場合はワード線の 製造不良があると判断することができる。このように、 この実施の形態に係るOTPによれば、本メモリセルD 10 M(00)~DM(m)に対してデータの書き込みを行うこと なくワード線WL0~WLnのショートの有無を検出す ることができる。従って、評価試験の精度を向上させる ことができる.

【0020】次に、この発明の第3の実施の形態につい て、図3を用いて説明する。この実施の形態は、上述の 第1の実施の形態と第2の実施の形態とを組み合わせた ものである。 図3は、この実施の形態に係る半導体記憶 装置の要部構成を概略的に示す回路図である。同図に示 した各構成部は、図1または図2の同符号を付した構成 20 部と同じものであるので、説明を省略する.

【0021】図3に示した半導体記憶装置において、本 ビット線BLO~BLnの評価試験を行う際には、ま ず、第1の実施の形態の場合と同様にして、アンプ14 Oの信号入力端子DI からの電流の供給を開始するとと もに、列選択信号YS0~YSnをローレベルに設定す る。そして、ビット線テスト信号WSBTをハイレベルに、 ワード線テスト信号YSWTをローレベルに、それぞれ設定 する。 反転ゲート 151の出力信号がローレベルになる ハイレベルに固定される。 従って本メモリセルDM(00) ~DM(nn)は動作しない。一方、反転ゲート231の出 力信号はハイレベルになるので、NANDゲート251 -0~251-nの出力は列選択信号YS0~YSnの 信号値を反転した値となる(すなわち、図1の列選択用 ドライバ回路170と同じ動作をするようになる).従 って、第1の実施の形態の場合と同様にして、列選択信 号YS0~YSnを制御してビット線BL(0), BL (1)、・・・の信号レベルを順次読み出すことにより、 これらのビット線の製造不良を検出することができる。 【0022】一方、かかる半導体記憶装置において、本 ワード線WLO~WLnの評価試験を行う際には、ま ず、第2の実施の形態と同様にして、アンプ140の信 号入力端子DI から各ビット線への電流の供給を開始す るとともに、行選択信号WSO~WSnをすべてローレ ベルにする。その後、テスト信号YSWTをハイレベルに、 テスト信号WSBTをローレベルに、それぞれ設定する。反 転ゲート231の出力信号がローレベルになるので、N ANDゲート251-0~251-nの出力はハイレベ ルに固定さる。従って、マルチプレクサ130内の各M 50

OSトランジスタTrO~Trnはオンしない。一方、 反転ゲート 1 5 1 の出力信号はハイレベルになるので、 NANDゲート161-0~161-nの出力は行選択 信号WSO~WSnの信号値を反転した値となる(すな わち、図2の行選択用ドライバ回路240と同じ動作を するようになる)。従って、第2の実施の形態の場合と 同様にして、行選択信号WSO~WSnを制御すること により、ワード線WLO~WLnの製造不良を検出する ことができる。

【0023】このように、この実施の形態に係るOTP によれば、本メモリセルDM(00)~DM(m)に対してデ ータの書き込みを行うことなくビット線BL0~BLn およびワード線WLO~WLnのショートの有無を検出 することができる。従って、評価試験の精度を向上させ ることができる.

【0024】なお、以上説明した各実施の形態では、ビ ット線テスト用メモリセルアレイ120およびワード線 テスト用メモリセルアレイ210をマスクROMセルで 構成したが、これに代えてOTPセルで構成することと してもよい。これにより、OTPチップからデータを読 み出す場合のみならず、OTPチップにデータを書き込 む場合 (この場合はテスト用メモリセルアレイ120, 210にデータを書き込むことになる) の評価試験をも 行うことができる。また、上述の各実施の形態では、ビ ット線テスト用回路(メモリセルアレイ120やドライ バ回路150等)およびワード線テスト用回路(メモリ セルアレイ210やマルチプレクサ220、 ドライバ回 路230等)をそれぞれ1個ずつ設けることとしたが、 これらの回路をそれぞれ複数個ずつ設けることとしても ので、NANDゲート161-0~161-nの出力は 30 よい。そして、これらの複数個のテスト用回路をそれぞ れ用いて複数回の評価試験を行うことにより、この評価 試験で発見された動作不良がビット線やワード線のショ ート等に起因するものであるのか或いはビット線テスト 用回路やワード線テスト用回路の製造不良に起因するも のであるのかを概ね知ることができる。また、これらの 複数個のテスト用回路にそれぞれ異なる値のデータを格 納しておくことにおり、異なるデータを用いた複数回の 評価試験を行うことが可能となり、評価試験の信頼性を 高めることができる。

[0025]

【発明の効果】以上詳細に説明したように、この発明に よれば、メモリセルに対してデータの書き込みを行うこ となくワード線やビット線のショートの有無を検出する ことができる半導体記憶装置を提供することができる。 【図面の簡単な説明】

【図1】第1の実施の形態に係るOTPの要部構成を概 略的に示す回路図である。

【図2】第2の実施の形態に係るOTPの要部構成を概 略的に示す回路図である。

【図3】第3の実施の形態に係るOTPの要部構成を概


11

略的に示す回路図である。

【符号の説明】

- 110 本メモリセルアレイ
- 120 ビット線テスト用メモリセルアレイ
- 210 ワード線テスト用メモリセルアレイ
- 130 本マルチプレクサ
- 220 ワード線テスト用マルチプレクサ

【図1】



120 :ピット旅テスト用メモリセルアレイ 140 :アンプ

110:本メモリセルアレイ 120:ピット線テスト用メモ 130:本マルチプレクサ 140:アンプ 150:ピット線テスト用ドライバ回路 160:行選択用ドライバ回路 170:刑選択用ドライバ回路

第1の実施の影態の構成図

150 ビット線テスト用ドライバ回路

12

160 行選択用ドライバ回路

140 アンプ


170 列選択用ドライバ回路

230 ワード線テスト用ドライバ回路

240 行選択用ドライバ回路

250 列選択用ドライバ回路

【図2】




210:ワード線テスト用メモリセルアレイ 220:ワード線テスト用マルチプレクサ 230:ワード線テスト用ドライバ回路

240:行選択用ドライバ回路 250:列選択用ドライバ回路

第2の実施の形態の構成図

【図3】



第3の実施の形態の構成図